OpenMPWの設計環境構築メモ / Akio Kitagawa

CADソフトウエアの初期設定

Klayout（回路図エディタ）の設定
1. KlayoutをEditモードで起動
```
klayout -e &
```
2. 基本設定
  メニュー: File - Setup で以下の設定を行う。
  - 起動モードの設定
    左欄 Application - Editing Mode の Use editing mode by default にチェック。次回から、-e オプション無しで、起動できる。
  - グリッドサイズの設定
    左欄 Application - Grid で For display and ruler snapping = 0.005um を設定（Sky130の規定値）。Gridを変更したい場合は、メニューより、View - Grid で選択できる。
  - グリッドへのスナップの設定
    左欄 Rulers And Annotations - Snapping で Snap to grid にチェック。
  - レイヤー定義の設定
    左欄 Application - Layer Properties で、Use default layer properties file にチェックし、/home/ユーザ名/pdk/sky130A/libs.tech/klayout/tech/sky130A.lyp を設定。
3. レイアウト画面の表示
  メニューより、File - New Layout を選択して、レイアウト画面を表示させる（TechnologyはDefaultでよい）。
4. エディタオプションの設定
  メニューより、Edit - Editor Options を選択して、左下に現れた、Editor Option欄で、以下の設定を行う。
  
  Angle Constraints - Connections = Diagonal
  Angle Constraints - Movements = Diagonal
  Hierarchical Features - Shallow select欄で、Select top level objects only にチェック。
  
  ここで、一旦 klayout を終了。保存はしなくてよい。
5. テクノロジファイルの修正
  テクノロジファイルの表示設定に誤りがあるため、Ubuntuのターミナルから下記のように対処しておく。
```
cd ~/pdk/sky130A/libs.tech/klayout/tech/
mkdir sky130
ln -s sky130A.lyp sky130/sky130.lyp
ln -s ~/pdk/sky130A/libs.tech/klayout/tech ~/.klayout/tech
```
  さらに、~/pdk/sky130A/libs.tech/klayout/lvs/sky130.lylvs をテキストエディタで開いて、31行目の<http://....>を削除。
6. GDSライブラリの設定
  ~/.klayout/libraries を作成して、その中にgdsファイルを置くとライブラリとして参照できる。sly130Aのgdsをライブラリとしてコピーしておく。
```
mkdir ~/.klayout/libraries
cp ~/pdk/sky130A/libs.ref/sky130_fd_pr/gds/sky130_fd_pr.gds ~/.klayout/libraries/
cp ~/pdk/sky130A/libs.ref/sky130_fd_sc_hd/gds/sky130_fd_sc_hd.gds ~/.klayout/libraries/
```
  Klayout の Libraries欄（左下）でBasic - Basic layout objects のところをクリックし、ライブラリを選択することができる。登録されたライブラリから、レイアウトへのインスタンスが可能になる。
Xschem（回路図エディタ）の設定ファイルの修正
Xschemの設定ファイル ~/.xschem/xschemrc をテキストエディタで開いて、285行目を修正。
```
（修正前）lappend tcl_files XSCHEM_SHAREDIR}/ngspice_backannotate.tcl
（修正後）lappend tcl_files ${XSCHEM_SHAREDIR}/ngspice_backannotate.tcl
```
もし、xschemrcが無いようなら、下記のようにコピーする。内容の修正は必要ない（たぶん）。
```
cp ~/pdk/sky130A/libs.tech/xschem/xschemrc ~/.xschem/
```
Gaw（波形ビュワー）の設定
gaw & でGawを起動して、下記の設定を行う。
1. メニュー： Preferences - show more Y labelsにチェック
2. メニュー： Preferences - Show Gridにチェック
3. メニュー： Preferences - Allow Resizeにチェック
4. メニュー： Preferences - Algorithm List - per-pixelmodified にチェック
5. メニュー： File - Save confを実行

回路図の作成と回路シミュレーション

cd
mkdir Custom  // 作業ディレクトリ（好きな名称）
cd ~/Custom
xschem  // &を付けないこと

top.schに部品のシンボルが表示される。

メニュー: File - Create new window/tab を選ぶと、新しい編集画面が表示される。

新しい編集画面に下記の回路（インバータ）を入力。

シンボルは、ツールバーのInsert Symbol（論理ゲートアイコン、矢印が付いていない方）から呼び出す。

ライブラリシンボル説明

sky130A/sky130_fd_pr nfet_01v8.sym 1.8V n-ch MOSFET（標準閾値）

sky130A/sky130_fd_pr pfet_01v8.sym 1.8V p-ch MOSFET（標準閾値）

xschem_library/devices vdd.sym ＋電源

xschem_library/devices gnd.sym グランド

xschem_library/devices ipin.sym 入力ピン

xschem_library/devices opin.sym 出力ピン

xschem_library/devices code_shown.sym シミュレータへのディレクティブを記入

配線は、ツールバーのInsert Wire（縦棒の両端に◯アイコン）をクリック。

ライブラリ	シンボル	説明
sky130A/sky130_fd_pr	nfet_01v8.sym	1.8V n-ch MOSFET（標準閾値）
sky130A/sky130_fd_pr	pfet_01v8.sym	1.8V p-ch MOSFET（標準閾値）
xschem_library/devices	vdd.sym	＋電源
xschem_library/devices	gnd.sym	グランド
xschem_library/devices	ipin.sym	入力ピン
xschem_library/devices	opin.sym	出力ピン
xschem_library/devices	code_shown.sym	シミュレータへのディレクティブを記入

各シンボルのプロパティを設定。シンボルをクリックして選択し、QキーでEdit Propertiesフォームを開く。配線名やピン名を設定し、MOSFETは以下のパラメータ値を設定する。

シンボルパラメータ値説明

nfet_01v8 L 0.15 ゲート長(um)

nfet_01v8 W 0.65 ゲート幅(um)

nfet_01v8 nf 1 フィンガー数

nfet_01v8 multi 1 並列数

pfet_01v8 L 0.15 ゲート長(um)

pfet_01v8 W 1 ゲート幅(um)

pfet_01v8 nf 1 フィンガー数

pfet_01v8 multi 1 並列数

電源、入力波形、シミュレータへのディレクティブを記述。code_shownをクリックして選択し、QキーでQキーでEdit Propertiesフォームを開く。Edit Propertiesフォームに以下の内容を記入。
```
name=ngspice
only_toplevel=false
value=
"va a 0 pulse(0V 1.8V 50ps 1ps 1ps 50ps 100ps) dc 0V
vvdd VDD 0 dc 1.8V
.control
save all
tran 1p 200p
*dc va 0V 1.8V 0.001V
write test_inv.raw
.endc"
```
MOSFETのモデルパラメータを設定。top.schタブをクリックし、TT_MODELSをコピー（CTRL-c）し、編集中の回路図にペースト（CTRL-v）。

回路図が完成したら、メニューより、File - Save as で保存。
右上の Netlist ボタンをクリックして、ネットリストを生成。
右上の Simulate ボタンをクリックして、回路シミュレーションを実行。Ngspiceが起動し、暫く待つと下記のような結果が表示されるので、エラーがないか確認する。ネットリスト（.spiceファイル）とシミュレーション結果（.rawファイル）は、~/.xschem/simulations/ ディレクトリに保存されている。
右上の Waves ボタンをクリックすると、Gaw（波形ビュワー）が起動する。シミュレーション結果のリストが表示されるので、入力v(a)と出力v(x)をグラフポートにドラッグして表示させる。

シンボル	パラメータ	値	説明
nfet_01v8	L	0.15	ゲート長(um)
nfet_01v8	W	0.65	ゲート幅(um)
nfet_01v8	nf	1	フィンガー数
nfet_01v8	multi	1	並列数
pfet_01v8	L	0.15	ゲート長(um)
pfet_01v8	W	1	ゲート幅(um)
pfet_01v8	nf	1	フィンガー数
pfet_01v8	multi	1	並列数

レイアウトの作成

Klatout（レイアウトエディタ）の起動

cd ~/Custom  // 作業ディレクトリに移動
klayout &

メニューより、File - New Layout を選択し、New Layout フォームで、Technology と Top cellの名前を入力する（Topセル名は、TOPのままでもよい）。

下記のようなインバータのレイアウトを入力してみよう。回路図に合わせて、n-ch MOSFETは、L = 0.15, W = 0.65、p-ch MOSFETは、L = 0.15, W = 1.0 とする。どちらのトランジスタも Nf (Finger) = 1 とする。操作は、Layyers欄（右側）で、描画するレイヤーを選択してから、上部のアイコンでBox, Polygon, Diffなどを選択し、レイアウトを描く。Partialを使用すると、既に描いた形状を伸ばしたり、縮めたりできる。Rularを使って、距離を測ることができる。設計ルールに目を通しておく必要があるが、最小線幅、コンタクト/VIAサイズなどの、基本的なところだけで十分。

Skywater 130nm デザインルール

使用したレイヤーは下表の通り。レイアウトを分かりやすくするために、li1レイヤーを配線に使用したが、PDKのライブラリセルを見ると、li1レイヤーをS, D, G, Bの各電極として使用し（複数のコンタクトを一つにまとめる役割）、各電極からmet1以上のレイヤーで配線することを想定しているようだ。

レイヤー色説明

nwell.drawing 緑網点 nウエル

diff.drawing 緑半透明アクティブ(S, D)

tap.drawing 黄半透明アクティブ(B)

psdm.drawing 紫網点 nイオン注入

nsdm.drawing 赤網点 pイオン注入

poly.drawing 赤斜線ポリシリコン(G)

licon.drawing 白市松ローカル配線コンタクト

npc.drawing 赤枠（塗りなし）ナイトライド-ポリカット（ポリシリコンのコンタクト部の窒化物を除去）

li1.drawing モカシン半透明ローカル配線

セルの登録
コンタクト(licon1), ローカル配線コンタクト(mcon), ビアは、アレイにして使用するため、セルとして登録しておく。
1. メニューより、Edit - Cell - New cell を選択
2. New Cell フォームで、Cell Name を設定してOKボタンをクリック
3. 空のレイアウト編集画面が表示されるので、セルのレイアウトを描く
4. セルを選択して Qキーを押すと、Object Properties フォームが開くので、ポリゴンの形状を設定する。
セルの呼び出し
- 登録したセルや、ライブラリのセルを呼び出す場合は、ツールバーのInstance（四角にCのアイコン）をクリックし、左下に表示されているEditor Option欄のInstanceタブで、ライブラリを選択してから、虫眼鏡アイコンをクリックして呼び出すセルを選択する。
- 編集中のレイアウトのセルとして作成したものは（前項のコンタクトなど）、Localに登録されている。
- Array Instanceにチェックを入れると、アレイとして呼び出される。コンタクトの寸法および最小間隔は、それぞれ 0.17 なので、step = 0.34（周期）とする。
- 呼び出されたセルは、現在描いているレイアウトとは異なる階層になるため、枠だけが表示される。メニューより、Display - Full Hierarchy を選択すると、全階層が表示される。
ピンの作成
入出力ポートと電源の配線に、以下の手順でピン名を付ける。
1. Layer = li1.pin を選択（li1.drawingレイヤーの配線に名前を付ける場合）
2. 配線の上にBoxを描く（大きさは任意、はみ出さないように）。
3. Layer = li1.label を選択
4. ツールバーで、Textを選び、Editor OptionsフォームのText欄にピン名を入力し、li1.pinレイヤーのBoxの上に配置（デフォルトの文字サイズが小さいが、何故か変更できない）。
5. ピンの設定は、回路図と合わせる必要がある。この例では、VDD, GND, A, Zのピンを作成する。

レイヤー	色	説明
nwell.drawing	緑網点	nウエル
diff.drawing	緑半透明	アクティブ(S, D)
tap.drawing	黄半透明	アクティブ(B)
psdm.drawing	紫網点	nイオン注入
nsdm.drawing	赤網点	pイオン注入
poly.drawing	赤斜線	ポリシリコン(G)
licon.drawing	白市松	ローカル配線コンタクト
npc.drawing	赤枠（塗りなし）	ナイトライド-ポリカット（ポリシリコンのコンタクト部の窒化物を除去）
li1.drawing	モカシン半透明	ローカル配線

DRC(Design Rule Check)

レイアウトデータにDRCエラーがあると製造ができないため、エラーフリーになるまでレイアウトを修正する必要がある。

Klayoutのメニューより、Tools - Manage Technologies を選択。
Technology Managerウインドウが表示されたら、Technologies欄で、sky130 - skywater 130nm を展開し、配下のDRCを選択。ディレクトリを作るよう指示が出たらOKする（~/.klayout/drc が作成される）。
メニューより、Macros - Macro Development を選択。
Macro Development フォームが表示されるので、左欄で[Technology sky130]を選択。
ツールバーで、Import file （四角に矢印のアイコン）を選択
Import Macro File フォームが表示されるので、~/pdk/sky130A/libs.tech/klayout/drc/sky130A.lydrc を選択
DRCファイルが読み込まれ、下記の状態になる。
緑の三角アイコンをクリックすると、DRCが実行される。
DRCが完了すると、Marker Database Browser が起動する。
エラーの個数、エラーとなったルール番号、エラーとなったルールの内容などが表示される。下の図では、li.5のルールに関するエラーが1個発生しており、その内容は、「liconを囲んでいるliの2辺への最小距離は0.08um」と言っている。エラーの内容が分かりにくい場合は、デザインルールのページで、デザインルール番号を探すと、該当するルールが図で示されている。また、Merkers欄のエラーリストをダブルクリックすると、レイアウトエディタの方で、エラーの箇所が大きく表示される。

Skywater 130nm デザインルール（左上のメニューボタンで、Design Rules - Periphery Rules）をクリック）
レイアウトを修正して（この場合は、コンタクト(licon)の位置を少しずらす）、レイアウトを保存したら、再度DRCを実行。エラーが無くなると、下図のようにエラー個数が表示されない。

LVS（Layout vs Schematic）

回路図とレイアウト図の等価性検証(LVS)を実施する。LVSエラーがあっても製造は可能であるが、製造した回路は動作しない。

Magic（レイアウトエディタ）を使用して、レイアウトデータからネットリスト（回路データ）を抽出する。

LVS専用の作業ディレクトリでを用意する。

cd ~/Custom  // 全体の作業ディレクトリ
mkdir LVS
cd LVS       // 作業ディレクトリに移動

Magicを起動
```
magic &
```

Magicのコンソールで、以下のコマンドを実行（レイアウトウインドウで、コマンドの頭に:をつけて実行してもよい）。

gds read ../
load <セル名>               // レイアウトウインドウにレイアウトが表示される
extract　                   // 実行ディレクトリに.extファイルが作成される
ext2spice cthresh infinite  // 寄生抵抗を出力しない
ext2spice rthresh infinite  // 寄生容量を出力しない
ext2spice　                 // 実行ディレクトリに.spiceファイルが作成される
quit                        // Magicの終了

Magicで作成したネットリストをテキストエディタで開いて、下記の記述行の行頭に*を付ける（* はコメント行）。
```
.subckt
.ends
```
Xschemで作成したネットリストを、作業ディレクトリにコピー。
```
cp ~/.xschem/simulation/ネットリストファイル名.spice ./
```
コピーしたXschemのネットリストをテキストエディタで開いて、下記の行（それぞれ、デバイスモデルのファイル指定、電源、入力波形）の頭に*を付ける（* はコメント行）。
```
.lib /home/kitagawa/dependencies/pdks/sky130A/libs.tech/ngspice/sky130.lib.spice tt
va a 0 pulse(0V 1.8V 50ps 1ps 1ps 50ps 100ps) dc 0V
vvdd VDD 0 dc 1.8V
```

Netgen-LVS用の設定ファイルをコピー

cp ~/pdk/sky130A/libs.tech/netgen/setup.tcl ./

Netgen（ネットリスト操作ツール）を起動。
```
netgen
```
Netgenのコンソールで、以下のコマンドを実行。
```
lvs Xschemのネットリスト.spice Magicのネットリスト.spice
quit  // Netgenの終了
```
[注意] 回路図またはレイアウトの修正後にLVSを再実行する場合は、Netgenを一度終了し、再起動する必要がある。
LVSの結果が、comp.out に出力される。Final result: Circuits match uniquely. と表示されれば、回路とレイアウトが一致している。